obsidian-notes/射频/PLL/跳频时间.md

title	updated	created
跳频时间	2022-02-14 09:48:39Z	2022-01-10 03:35:59Z

==以下内容仅针对自带VCO的PLL，外置VCO的产品有些许不同==

参考文献

详细设计见应用手册 snaa336a 手册对提升跳频时间的原理方法和步骤进行了详细探讨。

原理

跳频时间的主要分三部分：

见应用手册snaa23

• SPI通信时间
• VCO校准时间
• PLL锁定时间

缩短通信时间

虽然通信时间是跳频时间的一部分，但是在时域测量跳频速度时却不易察觉（需要SEN同步触发），因为频率的变化主要在通信完成后才开始进行。

缩短通信时间有以下方法：

• 提升SPI速率，效果最明细、最直接
• 仔细选取SPI的数据位数，不浪费数据位

第一条很简单明白，但是PLL器件和控制器MCU/CPLD支持的最高速率始终都是有限的，同时采用最高速率时要特别注意时序，一般延时要降5倍。

第二条主要针对两种情况：

1. 值没有发生变化的寄存器可不用重新写入就不用重新写入；
2. 寄存器不等长的时候需要优化SPI单次的数据位数，一般MCU/CPLD都可支持8位、16位等配置

缩短校准时间

内置VCO型PLL，其VCO有两个特点：1.是宽带VCO，辅助可编程分频器；2.VCO采用分段式，即多核，每核有多电容阵列，频差较大时必然需要进行切换

根据第2点，自动校准的过程就是采用内部算法选择对应的分段，手动校准则是直接切换到目标分段，故能够极大缩短校准时间

缩短锁定时间

PLL锁定时间是直接受限于硬件的。根据锁相环理论，宽的环路带宽能够带来快的锁定速度。同一VCO分段内，频差越小锁定越快。

缩短VCO校准时间能够在可预测跳频频率的情况下得到最大化收益。

With a shorter VCO calibration time, the total VCO frequency switching time will be smaller and therefore it is suitable for use in frequency hopping or sweeping system.

如在按频率列表进行扫频时，可用查表的方式预先获取寄存器配置，直接控制频率跳转，但要注意内存占用情况。

措施

LMX系列具有以下几种辅助VCO校准的措施：

半手动指定初始值，再有算法去搜寻最终电容档位和DAC档位，而全手动直接指定两者。 指定以上两者后，VCO再进行最终锁定。

全手动

因为每个频率的寄存器配置具有唯一性和可重复性，则可通过直接写入相关寄存器的方式缩短校准时间，即 全手动配置（Full Assist）模式，此模式需要先自动锁定到目标频率再回读寄存器配置,故不适合随机盲跳。

To get these values for a particular VCO frequency, the user must run an automatic calibration in advance. The user sets an automatic calibration for this frequency, then reads back these values.

半手动

全盲跳可使用半手动（Partial Assist）模式，此模式也是较为常用模式。

HMC & LMX

HMC835手册未直接说明电容阵列和VCO核数量，数据取自寄存器位宽。

Device	Capacitor Switch	VCO core	MHz/cap	Notes
HMC835	max. 2^5=32	max. 2^3=8	2.05/7/32=9	data from Reg 15h Manual VCO Config Register
LMX2594	256	7	7.5/7/256=4

两者目测具有相同数量的VCO核心，但LMX单核心的电容阵列更多，故归一化可调带宽更窄，理论上锁定速度更快。