8.5 KiB
8.5 KiB
| title | updated | created |
|---|---|---|
| 复刻R300A | 2022-01-08 13:54:59Z | 2022-01-08 13:18:07Z |
<html> <head> </head>- 结构方面尽量压缩厚度，单层最高内腔厚度以最高器件+2mm为限，上盖板侧面为【土】和【山】型，即对外接口面无竖墙，其余面有竖墙
- 多加分腔，优化分腔大小（信号产生点，压缩空间）、长宽（信号传输线，抑制泄漏），分腔隔离带（Wmin=3mm）中地孔孔径（2mm?）最大化，保证可靠接地
- PCB采用全FR4，双面器件，顶层射频线，第二层全地保证射频地完整，三层控制线减小干扰，底层电源
- 进电升压选TPS63070，LDO选ADM7151，分路磁珠选BLM18AG601SN1，开关P-MOS选用FDN340P Pmos用法 ，PLL选HMC835
分腔隔离带对应的隔离墙开槽（墙宽3mm，槽宽2mm）并填充导电泡棉保证隔离效果（参考G35DDC 的设计）
PCB与盒体仅依靠隔离带共地接触，发热大户（DCDC、LDO、PLL）的位置亦需要共地接触（涂导热硅脂加速热传递）
隔离带采用全密闭设计，互联处射频线采用带状线1B1A结构过渡
器件挨着器件放置、减少射频线裸缆的长度，可直接降低信号损耗
射频信号由【微带线-带状线1BA-微带线】的过渡需要仿真，最好能打板实测
预选滤波器独立成板
PLL可升级为LMX2572
射频开关换为PE42540E-Z，原HMC253A太贵
结构要精简，避免处处挖槽，处处凸出；避免异形槽、孔
线缆互连要合理，避免盲连
电源磁珠要足够
开关选用pmos，控制电平要明确，H（低压控制高压必须Z），L。考虑用Z代替H
控制线加滤波，善用74HCT2G04（TTL版）的反向器以减小控制线数量，电平兼容，同时简化控制逻辑、提升稳定性
CPLD的速度可能远快于MCU
2020.0904
预选滤波器独立成板，控制线采用普通fpc座或类似座，线可自制，拧线成束，
预选滤波器采用振华富成品，性能、体积有保证
0905
测向相关
考虑到多模块同步后用于测向的场景及小型化、低功耗的需求，
方案一，拟做专用的版本
此版本射频链路中无本振、无参考，无控制单元，裁剪部分提供外部接口用于受控，外部接口可级联
本振及控制单元抽立出来成为独立的模块，拟支持同步控制4路前端模块
方案二，硬件上采用完整的射频前端，功能上兼容独立工作和测向，测向时需要共参考且对各路本振进行同步，
据手册知，每次变频后都需要进行同步，同步时间待测，目测可能到数百us甚至数十ms级别，
考虑到 1，测向的频点不会快速跳变；2，测向是连续多次测量；3，测向会持续一段时间
此方案或许可行