9 lines
395 B
Markdown
9 lines
395 B
Markdown
|
---
|
|||
|
|
title: 电平匹配
|
|||
|
|
updated: 2022-08-08 08:47:47Z
|
|||
|
|
created: 2022-08-08 08:34:50Z
|
|||
|
|
---
|
|||
|
|
|
|||
|
|
MCU CPLD FPGA 输出电压大都是==3.3V== 射频器件大都工作在==5.0V==
|
|||
|
|
|
|||
|
|
控制过程中就有电压匹配的问题，大部分5.0V器件兼容3.3V控制电平，也就是==VIH≥2.0V，有些则必须≥0.7V==，详见datasheet，原理分析可参见 [TTL和CMOS的比较](TTL和CMOS的比较.md)
|